9 / 28 page
NT512D64S8HB1G / NT512D64S8HB1GY / NT512D64S8HB0G
NT256D64S88B1G / NT256D64S88B1GY NT256D64S88B0G
NT128D64SH4B1G / NT512D72S8PB0G (ECC) / NT256D72S89B0G (ECC)
Unbuffered DDR DIMM
REV 2.2
9
Aug 3, 2004
Preliminary
© NANYA TECHNOLOGY CORPORATION
NANYA reserves the right to change products and specifications without notice.
Functional Block Diagram
1 Rank, 9 devices (ECC), 32Mx8 DDR SDRAMs
S0
DM0/DQS9
DQ0
DQ1
DQ2
DQ7
DQ4
DQ6
DQ5
DQ3
DQ8
DQ9
DQ10
DQ15
DQ12
DQ14
DQ13
DQ11
DQS0
DM4/DQS13
DQS4
DM1/DQS10
DQS1
DM2/DQS11
DQS2
DM3/DQS12
DQS3
DQ32
DQ33
DQ34
DQ39
DQ36
DQ38
DQ37
DQ35
DQS5
DM5/DQS14
DQS6
DM6/DQS15
DQS7
DM7/DQS16
DQ16
DQ17
DQ18
DQ23
DQ20
DQ22
DQ21
DQ19
DQ24
DQ25
DQ26
DQ31
DQ28
DQ30
DQ29
DQ27
DQ40
DQ41
DQ42
DQ47
DQ44
DQ46
DQ45
DQ43
DQ48
DQ49
DQ50
DQ55
DQ52
DQ54
DQ53
DQ51
DQ56
DQ57
DQ58
DQ63
DQ60
DQ62
DQ61
DQ59
Serial PD
A0
A2
A1
SCL
WP
SDA
SA0
SA2
SA1
Notes :
1. DQ-to-I/O wring may be changed within a byte.
2. DQ/DQS/DM/CKE/S relationships are maintained as shown.
3. DQ/DQS/DM/DQS resistors are 22 Ohms.
4. V
DDID strap connections (for memory device VDD, VDDQ):
STRAP OUT (OPEN): V
DD = VDDQ
STRAP IN (V
SS): VDD is not equal to VDDQ.
CB0
CB1
CB2
CB7
CB4
CB6
CB5
CB3
DM8/DQS17
DQS8
V
DDSPD
V
SS
V
REF
V
DDID
V
DD/VDDQ
Strap: see Note 4
SPD
D0-D8
D0-D8
D0-D8
A0-A13
RAS
BA0-BA1
BA0-BA1 : SDRAMs D0-D8
A0-A13 : SDRAMs D0-D8
RAS : SDRAMs D0-D8
CKE0
CAS
CAS : SDRAMs D0-D8
CKE : SDRAMs D0-D8
WE
WE : SDRAMs D0-D8
I/O 7
I/O 6
I/O 3
I/O 4
I/O 5
I/O 0
I/O 1
I/O 2
DM
CS
D0
DQS
I/O 7
I/O 6
I/O 3
I/O 4
I/O 5
I/O 0
I/O 1
I/O 2
DM
CS
D1
DQS
I/O 7
I/O 6
I/O 3
I/O 4
I/O 5
I/O 0
I/O 1
I/O 2
DM
CS
D2
DQS
I/O 7
I/O 6
I/O 3
I/O 4
I/O 5
I/O 0
I/O 1
I/O 2
DM
CS
D3
DQS
I/O 7
I/O 6
I/O 3
I/O 4
I/O 5
I/O 0
I/O 1
I/O 2
DM
CS
D8
DQS
I/O 7
I/O 6
I/O 3
I/O 4
I/O 5
I/O 0
I/O 1
I/O 2
DM
CS
D4
DQS
I/O 7
I/O 6
I/O 3
I/O 4
I/O 5
I/O 0
I/O 1
I/O 2
DM
CS
D5
DQS
I/O 7
I/O 6
I/O 3
I/O 4
I/O 5
I/O 0
I/O 1
I/O 2
DM
CS
D6
DQS
I/O 7
I/O 6
I/O 3
I/O 4
I/O 5
I/O 0
I/O 1
I/O 2
DM
CS
D7
DQS
* Wire per Clock Loading Table/
Wiring Diagrams
* Clock Wiring
Clock Input
SDRAMs
*CK0/
CK0
*CK1/
CK1
*CK2/
CK2
3 SDRAMs
3 SDRAMs
3 SDRAMs