Rev. 0.7 / Jun. 2009

7

1

240pin Registered DDR2 SDRAM DIMMs

FUNCTIONAL BLOCK DIAGRAM

2GB(256Mbx72): HYMP125P72CP8

RS1 -> CS: SDRAMs D9-D17

S1*

RS0 -> CS: SDRAMs D0-D8

S0*

BA0-BA2***

A0-A15***

RAS

CAS

WE

CKE0

ODT1

RESET**

PCK7**

PCK7**

RBA0-RBA2 -> BA0-BA2: SDRAMs D0-D17

RA0-RA15 -> A0-A15: SDRAMs D0-D17

RRAS -> RAS: SDRAMs D0-D17

RCAS -> CAS: SDRAMs D0-D17

RWE -> WE: SDRAMs D0-D17

RCKE0 -> CKE0: SDRAMs D0-D8

RODT1 -> ODT0: SDRAMs D9-D17

1:2

R

E

G

I

S

T

E

R

RST

Serial PD

WP A0 A1 A2

SA0 SA1 SA2

SCL

SDA

RS0

DQS0

DQ0

DQ1

DQ2

I/O 0

I/O 1

I/O 2

I/O 3

CS

D0

DM/

DQS DQS

DQS0

DQ3

The resistors on Par_In,A13,A14,A15,BA2 and the signal line of Err_Out refer to

the section: “Register Options for Unused Address inputs”

D0–D17

D0–D17

VREF

SPD

VDD/VDDQ

D0–D17

VDDSPD

* S0 connects to DCS and S1 connects to CSR on Registers. S1 connects to DCS and S0 connects to CSR on another Register.

** RESET, PCK7 and PCK7 connect to both Registers. Other signals connect to one of two Registers.

*** A13-15, BA2 have the optional pull down resistors (100K ohms), which is not indicated here.

DQ4

DQ5

DQ6

I/O 4

I/O 5

I/O 6

I/O 7

DQ7

RDQS

NU/

RDQS

DM0/DQS9

DQS9

I/O 0

I/O 1

I/O 2

I/O 3

CS

D9

DM/

DQS DQS

I/O 4

I/O 5

I/O 6

I/O 7

RDQS

NU/

RDQS

PCK7 -> CK: Register

PCK7 -> CK: Register

PCK0-PCK6, PCK8, PCK9 -> CK: SDRAMs D0-D17

PCK0-PCK6, PCK8, PCK9 -> CK: SDRAMs D0-D17

P

L

L

CK0

CK0

RESET

OE

RS1

Register A

PAR_IN

QERR

PAR_IN

Err_Out

100KΩ

C1

C0

PPO

Vss

Signals for Address and Command Parity Function

Register B

PAR_IN

QERR

C1

C0

PPO

DQS1

DQ8

DQ9

DQ10

I/O 0

I/O 1

I/O 2

I/O 3

CS

D1

DM/

DQS DQS

DQS1

DQ11

DQ12

DQ13

DQ14

I/O 4

I/O 5

I/O 6

I/O 7

DQ15

RDQS

NU/

RDQS

DM1/DQS10

DQS10

I/O 0

I/O 1

I/O 2

I/O 3

CS

D10

DM/

DQS DQS

I/O 4

I/O 5

I/O 6

I/O 7

RDQS

NU/

RDQS

DQS2

DQ16

DQ17

DQ18

I/O 0

I/O 1

I/O 2

I/O 3

CS

D2

DM/

DQS DQS

DQS2

DQ19

DQ20

DQ21

DQ22

I/O 4

I/O 5

I/O 6

I/O 7

DQ23

RDQS

NU/

RDQS

DM2/DQS11

DQS11

I/O 0

I/O 1

I/O 2

I/O 3

CS

D11

DM/

DQS DQS

I/O 4

I/O 5

I/O 6

I/O 7

RDQS

NU/

RDQS

DQS3

DQ24

DQ25

DQ26

I/O 0

I/O 1

I/O 2

I/O 3

CS

D3

DM/

DQS DQS

DQS3

DQ27

DQ28

DQ29

DQ30

I/O 4

I/O 5

I/O 6

I/O 7

DQ31

RDQS

NU/

RDQS

DM3/DQS12

DQS12

I/O 0

I/O 1

I/O 2

I/O 3

CS

D12

DM/

DQS DQS

I/O 4

I/O 5

I/O 6

I/O 7

RDQS

NU/

RDQS

DQS8

CB0

CB1

CB2

I/O 0

I/O 1

I/O 2

I/O 3

CS

D8

DM/

DQS DQS

DQS8

CB3

CB4

CB5

CB6

I/O 4

I/O 5

I/O 6

I/O 7

CB7

RDQS

NU/

RDQS

DM8DQS17

DQS17

I/O 0

I/O 1

I/O 2

I/O 3

CS

D17

DM/

DQS DQS

I/O 4

I/O 5

I/O 6

I/O 7

RDQS

NU/

RDQS

DQS4

DQ32

DQ33

DQ34

I/O 0

I/O 1

I/O 2

I/O 3

CS

D4

DM/

DQS DQS

DQS4

DQ35

DQ36

DQ37

DQ38

I/O 4

I/O 5

I/O 6

I/O 7

DQ39

RDQS

NU/

RDQS

DM4/DQS13

DQS13

I/O 0

I/O 1

I/O 2

I/O 3

CS

D13

DM/

DQS DQS

I/O 4

I/O 5

I/O 6

I/O 7

RDQS

NU/

RDQS

DQS5

DQ40

DQ41

DQ42

I/O 0

I/O 1

I/O 2

I/O 3

CS

D5

DM/

DQS DQS

DQS5

DQ43

DQ40

DQ41

DQ42

I/O 4

I/O 5

I/O 6

I/O 7

DQ43

RDQS

NU/

RDQS

DM5/DQS14

DQS14

I/O 0

I/O 1

I/O 2

I/O 3

CS

D14

DM/

DQS DQS

I/O 4

I/O 5

I/O 6

I/O 7

RDQS

NU/

RDQS

DQS6

DQ48

DQ49

DQ50

I/O 0

I/O 1

I/O 2

I/O 3

CS

D6

DM/

DQS DQS

DQS6

DQ51

DQ52

DQ53

DQ54

I/O 4

I/O 5

I/O 6

I/O 7

DQ55

RDQS

NU/

RDQS

DM6/DQS15

DQS15

I/O 0

I/O 1

I/O 2

I/O 3

CS

D15

DM/

DQS DQS

I/O 4

I/O 5

I/O 6

I/O 7

RDQS

NU/

RDQS

DQS7

DQ56

DQ57

DQ58

I/O 0

I/O 1

I/O 2

I/O 3

CS

D7

DM/

DQS DQS

DQS7

DQ59

DQ60

DQ61

DQ62

I/O 4

I/O 5

I/O 6

I/O 7

DQ63

RDQS

NU/

RDQS

DM7/DQS16

DQS16

I/O 0

I/O 1

I/O 2

I/O 3

CS

D16

DM/

DQS DQS

I/O 4

I/O 5

I/O 6

I/O 7

RDQS

NU/

RDQS

CKE1

RCKE1 -> CKE0: SDRAMs D9-D17

R

ODT0

RODT0 -> ODT0: SDRAMs D0-D8

Note:

1. DQ-to-I/O wiring may be changed within a byte.

2. Unless otherwise noted, resistor values are 22 Ohms ± 5%.

3. RS0 and RS1 alternate between the back and front sides of the DIMM.