5 / 5 page
ILA8138A
5
INTEGRAL
CHIP PAD DIAGRAM
Location of marking (mm): left lower corner x=0.100, y=1.854.
Chip thickness: 0.35
± 0.02 mm.
PAD LOCATION
Location (left lower corner), mm
Pad No
Symbol
X
Y
Pad size, mm
01
GND
0.105
0.740
0.18 x 0.18
02
-
0.105
0.425
0.18 x 0.18
03
-
0.105
0.110
0.18 x 0.18
04
OUTPUT 2
0.825
0.110
0.18 x 0.18
05
OUTPUT 1
2.110
0.110
0.18 x 0.18
06
INPUT 1
2.110
1.675
0.18 x 0.18
07
INPUT 2
0.795
1.635
0.18 x 0.18
08
-
0.505
1.605
0.18 x 0.18
09
DISABLE
0.110
1.605
0.18 x 0.18
10
-
0.105
1.385
0.10 x 0.10
11
-
0.105
1.205
0.10 x 0.10
12
-
0.105
1.025
0.10 x 0.10
Note: Pad location is given as per passivation layer
02
(0,0)
X
Y
Chip marking
8138 20
03
04
05
06
07
08
09
10
2.4 + 0.03
11
12
01