74ALVCH16244

http://onsemi.com

2

OE1

OE2

D0:3

D4:7

O0:3

O4:7

OE3

OE4

D8:11

D12:15

O8:11

O12:15

One of Four

48

1

OE2

OE1

47

2

D0

O0

46

3

D1

O1

45

4

GND

GND

44

5

D2

O2

43

6

D3

O3

42

7

41

8

D4

O4

40

9

D5

O5

39

10

GND

GND

38

11

D6

O6

37

12

D7

O7

36

13

D8

O8

35

14

D9

O9

34

15

GND

GND

33

16

D10

O10

32

17

D11

O11

31

18

30

19

D12

O12

29

20

D13

O13

28

21

GND

GND

27

22

D14

O14

26

23

D15

O15

25

24

OE3

OE4

1

48

25

24

Figure 1. 48−Lead Pinout

(Top View)

Figure 2. Logic Diagram

1

48

25

24

D0

47

D1

46

D2

44

D3

43

O0

2

EN1

OE1

OE2

OE3

OE4

O1

3

O2

5

O3

6

EN2

EN3

EN4

D4

41

D5

40

D6

38

D7

37

O4

8

O5

9

O6

11

O7

12

D8

36

D9

35

D10

33

D11

32

O8

13

O9

14

O10

16

O11

17

D12

30

D13

29

D14

27

D15

26

O12

19

O13

20

O14

22

O15

23

1 ∇

2 ∇

3 ∇

4 ∇

1

1

1

1

PIN NAMES

Function

Output Enable Inputs

Inputs

Outputs

Pins

OEn

D0−D15

O0−O15

Figure 3. IEC Logic Diagram

OE1

D0:3

O0:3

OE2

D4:7

O4:7

OE3

D8:11

O8:11

OE4

D12:15

O12:15

L

L

L

L

L

L

L

L

L

L

L

L

L

H

H

L

H

H

L

H

H

L

H

H

H

X

Z

H

X

Z

H

X

Z

H

X

Z

H = High Voltage Level; L = Low Voltage Level; Z = High Impedance State; X = High or Low Voltage Level and Transitions Are Acceptable, for