Electronic Components Datasheet Search
  English  ▼
ALLDATASHEET.NET

X  

IS46DR16320 Datasheet(PDF) 4 Page - Integrated Silicon Solution, Inc

Part # IS46DR16320
Description  Clock frequency up to 400MHz
Download  29 Pages
Scroll/Zoom Zoom In 100%  Zoom Out
Manufacturer  ISSI [Integrated Silicon Solution, Inc]
Direct Link  http://www.issi.com
Logo ISSI - Integrated Silicon Solution, Inc

IS46DR16320 Datasheet(HTML) 4 Page - Integrated Silicon Solution, Inc

  IS46DR16320 Datasheet HTML 1Page - Integrated Silicon Solution, Inc IS46DR16320 Datasheet HTML 2Page - Integrated Silicon Solution, Inc IS46DR16320 Datasheet HTML 3Page - Integrated Silicon Solution, Inc IS46DR16320 Datasheet HTML 4Page - Integrated Silicon Solution, Inc IS46DR16320 Datasheet HTML 5Page - Integrated Silicon Solution, Inc IS46DR16320 Datasheet HTML 6Page - Integrated Silicon Solution, Inc IS46DR16320 Datasheet HTML 7Page - Integrated Silicon Solution, Inc IS46DR16320 Datasheet HTML 8Page - Integrated Silicon Solution, Inc IS46DR16320 Datasheet HTML 9Page - Integrated Silicon Solution, Inc Next Button
Zoom Inzoom in Zoom Outzoom out
 4 / 29 page
background image
IS43DR86400, IS43/46DR16320  
Integrated Silicon Solution, Inc. – www.issi.com –
4
Rev. 00A, 11/17/2009
Functional Description 
Power‐up and Initialization 
DDR2 SDRAMs must be powered up and initialized in a predefined manner. Operational procedures other than those specified may 
result in undefined operation.  
Power‐up and Initialization Sequence 
The following sequence is required for Power‐up and Initialization. 
1.
Either one of the following sequence is required for Power‐up: 
A. While applying power, attempt to maintain CKE below 0.2 x VDDQ and ODT* at a LOW state (all other inputs may be 
undefined.)  The  VDD  voltage  ramp  time  must  be  no  greater  than  200  ms  from  when  VDD  ramps  from  300  mV  to 
VDD(Min);  and  during  the  VDD  voltage  ramp,  |VDD‐VDDQ| ≥  0.3  V.  Once  the  ramping  of  the  supply  voltages  is 
complete (when VDDQ crosses VDDQ(Min)), the supply voltage specifications provided in the table Recommended DC 
Operating Conditions (SSTL_1.8), prevail. 
VDD, VDDL and VDDQ are driven from a single power converter output, AND 
VTT is limited to 0.95V max, AND 
VREF tracks VDDQ/2, VREF must be within ± 300mV with respect to VDDQ/2 during supply ramp time. 
VDDQ ≥ VREF must be met at all times 
B. While applying power, attempt to maintain CKE below 0.2 x VDDQ and ODT* at a LOW state (all other inputs may be 
undefined, voltage levels at I/Os and outputs must be less than VDDQ during voltage ramp time to avoid DRAM latch‐
up. During the ramping of the supply voltages, VDD ≥ VDDL ≥ VDDQ must be maintained and is applicable to both AC 
and DC levels until the ramping of the supply voltages is complete, which is when VDDQ crosses VDDQ min. Once the 
ramping of the supply voltages is complete, the supply voltage specifications provided in the table Recommended DC 
Operating Conditions (SSTL‐1.8), prevail. 
Apply VDD/VDDL before or at the same time as VDDQ. 
VDD/VDDL voltage ramp time must be no greater 200 ms from when VDD ramps from 300 mV to VDD(Min) . 
Apply VDDQ before or at the same time as VTT. 
The VDDQ voltage ramp time from when VDD(Min) is achieved on VDD to the VDDQ(Min) is achieved on VDDQ 
must be no greater than 500 ms. 
2.
Start clock and maintain stable condition. 
3.
For the minimum of 200 µs after stable power (VDD, VDDL, VDDQ, VREF, and VTT values are in the range of the minimum and 
maximum values specified in the table Recommended DC Operating Conditions (SSTL‐1.8)) and stable clock (CK, CK#), then apply 
NOP or Deselect and assert a logic HIGH to CKE. 
4.
Wait minimum of 400 ns then issue a precharge all command. During the 400 ns period, a NOP or Deselect command must be 
issued to the DRAM. 
5.
Issue an EMRS command to EMR(2). 
6.
Issue an EMRS command to EMR(3). 
7.
Issue EMRS to enable DLL. 
8.
Issue a Mode Register Set command for DLL reset. 
9.
Issue a precharge all command. 
10. Issue 2 or more auto‐refresh commands. 
11. Issue a MRS command with LOW to A8 to initialize device operation. (i.e. to program operating parameters without resetting 
the DLL.) 
12. Wait at least 200 clock cycles after step 8 and then execute OCD Calibration (Off Chip Driver impedance adjustment). If OCD 
calibration is not used, EMRS Default command (A9=A8=A7=HIGH) followed by EMRS OCD Calibration Mode Exit command 
(A9=A8=A7=LOW) must be issued with other operating parameters of EMR(1). 
13. The DDR2 SDRAM is now ready for normal operation. 
 
Note*: To guarantee ODT off, VREF must be valid and a LOW level must be applied to the ODT pin. 


Similar Part No. - IS46DR16320

ManufacturerPart #DatasheetDescription
logo
Integrated Silicon Solu...
IS46DR16320B-25DBLA2 ISSI-IS46DR16320B-25DBLA2 Datasheet
729Kb / 30P
   512Mb (x8, x16) DDR2 SDRAM
IS46DR16320B-25EBLA1 ISSI-IS46DR16320B-25EBLA1 Datasheet
729Kb / 30P
   512Mb (x8, x16) DDR2 SDRAM
IS46DR16320B-37CBA2 ISSI-IS46DR16320B-37CBA2 Datasheet
729Kb / 30P
   512Mb (x8, x16) DDR2 SDRAM
IS46DR16320B-37CBLA1 ISSI-IS46DR16320B-37CBLA1 Datasheet
729Kb / 30P
   512Mb (x8, x16) DDR2 SDRAM
IS46DR16320B-37CBLA2 ISSI-IS46DR16320B-37CBLA2 Datasheet
729Kb / 30P
   512Mb (x8, x16) DDR2 SDRAM
More results

Similar Description - IS46DR16320

ManufacturerPart #DatasheetDescription
logo
Integrated Silicon Solu...
IS43DR16640A-3DBL ISSI-IS43DR16640A-3DBL Datasheet
855Kb / 28P
   Clock frequency up to 400MHz
IS43DR16128A ISSI-IS43DR16128A Datasheet
993Kb / 26P
   Clock frequency up to 333MHz
logo
Micrel Semiconductor
SY89429A MICREL-SY89429A Datasheet
140Kb / 9P
   PROGRAMMABLE FREQUENCY SYNTHESIZER 25MHz to 400MHz
SY89429A MICREL-SY89429A_09 Datasheet
540Kb / 9P
   PROGRAMMABLE FREQUENCY SYNTHESIZER (25MHz to 400MHz)
logo
Rohm
BU90T82 ROHM-BU90T82 Datasheet
853Kb / 28P
   Support clock frequency from 10MHz up to 174MHz
BU90R102 ROHM-BU90R102 Datasheet
821Kb / 29P
   Support clock frequency from 8MHz up to 160MHz
logo
List of Unclassifed Man...
ICS551MI ETC2-ICS551MI Datasheet
199Kb / 9P
   Input/Output clock frequency up to 160 MHz
logo
Integrated Device Techn...
ICS844801I-24 IDT-ICS844801I-24 Datasheet
195Kb / 13P
   FEMTOCLOCKS??CRYSTAL-TO-LVDS 400MHZ FREQUENCY SYNTHESIZER
logo
Micrel Semiconductor
SY89429V MICREL-SY89429V Datasheet
138Kb / 9P
   5V/3.3V PROGRAMMABLE FREQUENCY SYNTHESIZER 25MHz to 400MHz
SY89429V MICREL-SY89429V_06 Datasheet
609Kb / 10P
   5V/3.3V PROGRAMMABLE FREQUENCY SYNTHESIZER (25MHz to 400MHz)
More results


Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29


Datasheet Download

Go To PDF Page


Link URL




Privacy Policy
ALLDATASHEET.NET
Does ALLDATASHEET help your business so far?  [ DONATE ] 

About Alldatasheet   |   Advertisement   |   Contact us   |   Privacy Policy   |   Link Exchange   |   Manufacturer List
All Rights Reserved©Alldatasheet.com


Mirror Sites
English : Alldatasheet.com  |   English : Alldatasheet.net  |   Chinese : Alldatasheetcn.com  |   German : Alldatasheetde.com  |   Japanese : Alldatasheet.jp
Russian : Alldatasheetru.com  |   Korean : Alldatasheet.co.kr  |   Spanish : Alldatasheet.es  |   French : Alldatasheet.fr  |   Italian : Alldatasheetit.com
Portuguese : Alldatasheetpt.com  |   Polish : Alldatasheet.pl  |   Vietnamese : Alldatasheet.vn
Indian : Alldatasheet.in  |   Mexican : Alldatasheet.com.mx  |   British : Alldatasheet.co.uk  |   New Zealand : Alldatasheet.co.nz
Family Site : ic2ic.com  |   icmetro.com